15.总线判优电路设计

设计要求：I/O空间为256，其中总线控制器负责的设备有8个，占用I/O空间最低端的8个地址。机器字长是8位。总线控制器通过设备地址线访问设备，设备通过BR向总线控制器发送总线请求信号，通过BS通知总线占用情况（BS=0，未被占用）。总线控制器每访问一个设备，计数器就发生一次动作，指向下一个设备，当再次出现请求时，访问下一个设备，然后再指向下一个设备，…，如此反复。完成多个设备从请求到访问的全过程模拟，要求体现访问的过程和时序，如地址和数据的次序、地址和控制的次序，等等。要求向外部输出地址、数据信号，外部应在模拟波形中输入BR、BS信号。